2つのイーサネットインターフェイスの割り込みを別々のコアにルーティングする方法はありますか?

2つのイーサネットインターフェイスの割り込みを別々のコアにルーティングする方法はありますか?

Petalinuxを実行しているXilinx FPGAボードのPCIeポートに、2つのイーサネットポート(x550-T2)が取り付けられているIntelの10Gイーサネットアダプタがあります。私は2つの10Gポートで同時にiperf3サーバー - クライアント接続を実行してネットワーク帯域幅をテストしています。ただし、2x 10Gリンクの帯域幅は1x 10Gリンクと同じです。その理由は、ボトルネックがリンク容量ではなく割り込み処理にあるためです。 Xilinx FPGA PCIeインターフェイスはRSS(Receive Side Scaling)をサポートしていないため、すべての割り込みがCPU0に転送され、CPU0が割り込み処理で過負荷になります。これは、1x リンクまたは 2x 10G リンクがアクティブかどうかに関係なく適用されます。それで、eth1割り込みをCPU0に、eth2割り込みをCPU1に渡すことができるかどうか疑問に思いました。これにより、10Gリンクが1xから2xになると、少なくともネットワーク帯域幅が増加することがわかります。

ベストアンサー1

おすすめ記事