非同期リセットを使用する複数のVerilog RTLファイルがあります。しかし、非同期リセットを同期リセットに変換したいと思います。
今後：
always @ (posedge clock or negedge reset)
後ろに：
always @ (posedge clock)
または：
always @ (posedge clock) // or negedge reset)
手動で行うと時間がかかります。それでは、スクリプトを介してどのように実行しますか？
ベストアンサー1
ただsedを使用してください。
sed -i -re 's,(always @ \(posedge clock) [^)]*,\1,' source.v
または、
sed -i -re 's,(always @ \(posedge clock) ,\1) //,' source.v