PCIe レーンと PCIe 2 および 3 速度に関して「lspci -vv」の結果を解釈するにはどうすればよいですか?

会ったばかりこの質問と素晴らしい答え（「PCIeカードが使用しているレーンの数を確認するには？」）。 GTX 1050tiカードの出力を見ていますが、lspci -vv私の解釈が正しいか完全にはわかりません。私が期待しているのは、カードがPCIe 3.0速度でx16 PCIe 3.0スロットの16レーンをすべて使用することです。カードとマザーボードの両方が利用可能しなければならない() 支持するそうです。パフォーマンス（CUDA）の面では、はるかに集中しません。つまり、ボトルネックを見つけようとします。 （希望的に）出力の関連部分lspci -vv：

01:00.0 VGA compatible controller: NVIDIA Corporation GP107 [GeForce GTX 1050 Ti] (rev a1) (prog-if 00 [VGA controller])
[...]
        Capabilities: [78] Express (v2) Legacy Endpoint, MSI 00
                DevCap: MaxPayload 256 bytes, PhantFunc 0, Latency L0s unlimited, L1 <64us
                        ExtTag+ AttnBtn- AttnInd- PwrInd- RBE+ FLReset-
                DevCtl: Report errors: Correctable- Non-Fatal- Fatal- Unsupported-
                        RlxdOrd+ ExtTag+ PhantFunc- AuxPwr- NoSnoop-
                        MaxPayload 256 bytes, MaxReadReq 512 bytes
                DevSta: CorrErr- UncorrErr- FatalErr- UnsuppReq- AuxPwr- TransPend-
                LnkCap: Port #0, Speed 5GT/s, Width x16, ASPM L0s L1, Exit Latency L0s <512ns, L1 <16us
                        ClockPM+ Surprise- LLActRep- BwNot- ASPMOptComp+
                LnkCtl: ASPM L0s L1 Enabled; RCB 64 bytes Disabled- CommClk+
                        ExtSynch- ClockPM+ AutWidDis- BWInt- AutBWInt-
                LnkSta: Speed 2.5GT/s, Width x16, TrErr- Train- SlotClk+ DLActive- BWMgmt- ABWMgmt-
                DevCap2: Completion Timeout: Range AB, TimeoutDis+, LTR+, OBFF Via message
                DevCtl2: Completion Timeout: 50us to 50ms, TimeoutDis-, LTR+, OBFF Disabled
                LnkCtl2: Target Link Speed: 5GT/s, EnterCompliance- SpeedDis-
                         Transmit Margin: Normal Operating Range, EnterModifiedCompliance- ComplianceSOS-
                         Compliance De-emphasis: -6dB
                LnkSta2: Current De-emphasis Level: -3.5dB, EqualizationComplete-, EqualizationPhase1-
                         EqualizationPhase2-, EqualizationPhase3-, LinkEqualizationRequest-
[...]

これらの部分LnkCap: Port #0, Speed 5GT/s, Width x16 [...]とLnkSta: Speed 2.5GT/s, Width x16[...]フレーズは、Express (v2) Legacy Endpoint接続が16のレーンすべてでPCIe 2.0速度で実行される接続のように見えます。一部コンポーネントはPCIe-2.0のみをサポートします。この仮定は正しいですか？それ以外の場合、この出力をどのように解釈する必要がありますか？

編集する：価値ある点は、PCIe-2をサポートし、PCIe-1速度で実行される接続です。